Huawei presenta una nueva vía para potenciar el rendimiento de semiconductores

Según explicó la compañía, en los últimos años la industria mundial de semiconductores ha enfrentado severos límites físicos y una disminución de los rendimientos económicos, por la desaceleración en la escala geométrica de los transistores y la erosión de los beneficios del costo por transistor.

Huawei presentó oficialmente la Ley de Escalado Tau (τ) -Tau (τ) Scaling Law-, un nuevo principio pensado para impulsar la evolución en la industria de los semiconductores. El anuncio se realizó durante el Simposio Internacional IEEE sobre Circuitos y Sistemas (ISCAS) 2026, donde la vocera de Huawei, He Tingbo brindó una conferencia inaugural titulada “Puesta en práctica de una nueva ruta de semiconductores”.

La propuesta de HUAWEI plantea reemplazar el tradicional escalado geométrico por un modelo centrado en el “escalado temporal”, estableciendo así un nuevo principio rector para la evolución de semiconductores, con el objetivo de continuar mejorando el rendimiento, la eficiencia energética y la densidad de transistores en chips y sistemas electrónicos.

Según explicó la compañía, en los últimos años la industria mundial de semiconductores ha enfrentado severos límites físicos y una disminución de los rendimientos económicos, por la desaceleración en la escala geométrica de los transistores y la erosión de los beneficios del costo por transistor. Frente a este escenario, la Ley de Escalado Tau (τ) busca ofrecer una alternativa sostenible para responder a la creciente demanda global de capacidad de cómputo, especialmente impulsada por el avance de la inteligencia artificial.

A partir de este nuevo enfoque, HUAWEI desarrolló tecnologías propias como LogicFolding, una arquitectura que permite optimizar el diseño de circuitos y reducir significativamente los tiempos de propagación de señal, mejorando así el rendimiento de los sistemas.

Durante la presentación, He Tingbo también señaló que HUAWEI ya diseñó y produjo en serie 381 chips basados en este principio durante los últimos seis años, aplicados a diferentes industrias y mercados.

Además, adelantó que los próximos chips Kirin previstos para fines de 2026 serán los primeros en incorporar la arquitectura LogicFolding, con mejoras significativas en rendimiento. La compañía proyecta que, hacia 2031, sus chips de alta gama alcancen una densidad de transistores equivalente a procesos de 1,4 nanómetros.

Fuente: Huawei

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Noticias relacionadas
Total
0
Share